{"id":4793,"date":"2026-04-08T09:47:15","date_gmt":"2026-04-08T08:47:15","guid":{"rendered":"https:\/\/maatel.com\/staging\/?p=4793"},"modified":"2026-04-22T10:22:03","modified_gmt":"2026-04-22T09:22:03","slug":"actu-4-les-fpga","status":"publish","type":"post","link":"https:\/\/maatel.com\/staging\/actu-4-les-fpga\/","title":{"rendered":"Actu+ 4 : Les FPGA"},"content":{"rendered":"\n
\"\"<\/figure>
\n

Laurent Bruneau<\/strong><\/p>\n\n\n\n

Responsable Bureau d’Etudes<\/em><\/p>\n<\/div><\/div>\n\n\n\n

Maatel, sp\u00e9cialis\u00e9e dans le d\u00e9veloppement sur microcontr\u00f4leurs pour l’\u00e9lectronique industrielle et m\u00e9dicale, \u00e9largit son champ d’expertise en se lan\u00e7ant dans des projets bas\u00e9s sur la technologie FPGA. Cette diversification marque une \u00e9tape strat\u00e9gique pour r\u00e9pondre \u00e0 des besoins de traitement en temps r\u00e9el et de calcul haute performance.<\/p>\n\n\n\n

\n

Ce virage technologique ouvre des perspectives prometteuses pour accompagner l’innovation de ses clients. Une \u00e9volution \u00e0 suivre de pr\u00e8s ! <\/strong><\/p>\n<\/blockquote>\n\n\n\n\n\n\n\n

\n

Qu\u2019est-ce qu\u2019un FPGA ?<\/strong><\/p>\n\n\n\n

Le FPGA (Field Programmable Gate Array) est un composant \u00e9lectronique num\u00e9rique standard hautement int\u00e9gr\u00e9. Il fait partie de la famille des circuits logiques programmables. Il allie la densit\u00e9 et les performances des circuits num\u00e9riques sp\u00e9cialis\u00e9s sans n\u00e9cessiter le passage chez le fondeur, d’o\u00f9 des gains substantiels en co\u00fbts de d\u00e9veloppement et en d\u00e9lais de mise sur le march\u00e9.<\/p>\n\n\n\n

A la diff\u00e9rence des microprocesseurs ou microcontr\u00f4leurs, le FPGA n’ex\u00e9cute pas une s\u00e9quence d’instructions \u00e9l\u00e9mentaires m\u00e9moris\u00e9e (le logiciel), m\u00eame s’il est possible de configurer le FPGA pour qu’il fonctionne comme un processeur mais \u00e7a, c’est une autre histoire.<\/p>\n\n\n\n

Le FPGA est un ensemble de portes ou blocs logiques, de registres et d’interfaces d’entr\u00e9e\/sortie dont il est possible de configurer la matrice d’interconnexion pour r\u00e9aliser toutes les fonctions de logique combinatoire ou s\u00e9quentielle d\u00e9sir\u00e9es. Les FPGA sont reconfigurables \u00e0 volont\u00e9, tr\u00e8s rapidement et sans limitation du nombre de cycles. La programmation se fait directement sur la carte \u00e9lectronique, dans son syst\u00e8me.<\/p>\n\n\n\n

Il existe un tr\u00e8s large choix de tailles, de performances, de bo\u00eetiers pour s’adapter \u00e0 toutes les applications, y compris aux plus exigeantes.<\/p>\n\n\n\n

Pour faciliter le d\u00e9veloppement des applications, un large \u00e9ventail de solutions est disponible, que ce soit en mati\u00e8re de langage de programmation , de simulation, de v\u00e9rification ou de test. Leur grande souplesse d’utilisation associ\u00e9e \u00e0 leurs performances font des FPGA des \u00e9l\u00e9ments de choix dans les conceptions critiques ou innovantes.<\/p>\n\n\n\n

La technologie :<\/strong><\/strong><\/p>\n\n\n\n

La \u00ab technologies \u00bb des FPGA concerne essentiellement la fa\u00e7on dont sont \u00e9tablies les
connexions configur\u00e9es dans les matrices d\u2019interconnexion des blocs logiques.
Il en existe 3 majeures : Anti-fuse, SRAM et EEPROM \/ FLASH<\/p>\n\n\n\n

\n
\n

Anti-fuse: <\/strong><\/p>\n\n\n\n

la connexion est r\u00e9alis\u00e9e par un
micro\u00e9l\u00e9ment fusible. Par d\u00e9faut
toutes les connexions sont
r\u00e9alis\u00e9es. La configuration
consiste \u00e0 \u00ab fondre \u00bb les fusibles
l\u00e0 o\u00f9 la connexion n\u2019est pas
requise. Avec cette technologie,
la reprogrammation est
impossible.<\/p>\n<\/div>\n\n\n\n

\n

SRAM : <\/strong><\/p>\n\n\n\n

chacune des connexions est
r\u00e9alis\u00e9e par un transistor pilot\u00e9
par l\u2019\u00e9tat d\u2019une case m\u00e9moire.
Cette m\u00e9moire de type SRAM
(m\u00e9moire statique volatile)
constitue une surcouche \u00e0 la
matrice d\u2019interconnexions. Elle
contient le fichier de
configuration et elle doit \u00eatre
charg\u00e9e \u00e0 chaque mise sous
tension du FPGA.<\/p>\n<\/div>\n\n\n\n

\n

EEPROM \/ FLASH : <\/strong><\/p>\n\n\n\n

fonctionne de la m\u00eame fa\u00e7on
que la SRAM avec une m\u00e9moire
non volatile en techno EEPROM
ou Flash selon les fabricants.
Dans ce cas, il n\u2019est pas
n\u00e9cessaire de reprogrammer le
FPGA syst\u00e9matiquement \u00e0
chaque mise sous tension.<\/p>\n<\/div>\n<\/div>\n\n\n\n

Au-del\u00e0 de la fa\u00e7on d\u2019\u00e9tablir les interconnexions, il existe de nombreuses variantes de FPGA
int\u00e9grant, en plus des blocs logiques de base, des fonctions avanc\u00e9es telles que des ports de
communication, des c\u0153urs de microprocesseurs, des ADC et DAC, de la m\u00e9moire, \u2026<\/p>\n<\/blockquote>\n\n\n\n\n\n\n\n

\n

D\u00e9veloppement du fichier de configuration<\/strong><\/p>\n<\/blockquote>\n\n\n\n